기존 미세 공정의 물리적 한계선으로 간주되던 영역을 뛰어넘어 반도체 칩 제조 기술의 근본적인 패러다임을 바꿀 연구 성과가 발표됐다. IT 하드웨어 전문 외신에 따르면 IBM은 자체 연구소를 통해 세계 최초로 0.7나노미터(nm) 실리콘 기반 반도체 칩 제조 기술을 전격 공개했다. 이번 기술은 글로벌 파운드리 업계가 치열하게 경쟁 중인 1나노 미만의 서브 나노미터 시대를 최초로 열어젖힌 하드웨어 혁신으로 평가받는다.
3차원 입체 수직 적층 나노스택 기술 기반의 공정 아키텍처 도입
IBM이 성공시킨 0.7나노미터 공정의 핵심은 트랜지스터를 단일 층으로 평면 배열하던 기존 방식에서 완전히 벗어난 데 있다. 연구팀은 반도체 소자를 수직 3차원 구조로 쌓아 올리는 독창적인 나노스택 아키텍처를 도입하여 공간 효율성을 극대화했다. 이 수직 적층 공정 설계를 통해 회로 선폭이 원자 수준인 0.7나노미터까지 미세화되었음에도 불구하고 전류의 흐름을 효율적으로 통제하는 레이아웃을 완성했다.
수십 년 만의 도약인 SRAM 성능 향상과 메모리 칩 사양 혁신
이번 나노스택 기술은 프로세서의 단기 기억 장치 역할을 하며 게임 콘솔부터 노트북까지 다양한 전자 기기에 필수적인 SRAM 메모리 칩 성능을 40% 향상시키는 성과를 거두었다. IBM의 반도체 부문 부사장인 후이밍 부는 이번 연구 결과를 두고 수십 년 만에 처음 보는 도약이라며 기술의 파급력을 강조했다. 단순히 더 작은 트랜지스터를 만드는 기술적 성과를 넘어 훨씬 더 강력한 성능과 에너지 효율을 동시에 제공하기 위해 반도체 칩을 만드는 방식을 근본적으로 재창조하고 있다고 밝혔다.
5년 내 제조 단계 목표와 글로벌 파운드리 업계의 양산 경쟁 구도
다만 이번에 공개된 반도체 칩 제조 기술 사양은 아직 대량 생산 단계에 이르지 못했으며, IBM은 향후 5년 이내에 실제 제조 단계에 도달할 수 있을 것으로 예상하고 있다. 이러한 초미세 칩을 생산하는 것은 최첨단 노광 장비와 깊이 있는 기술 전문 지식, 그리고 수십억 달러의 투자가 필요한 극도로 복잡한 공정이다. 현재 자체 생산 공장을 운영하지 않는 IBM은 일본의 라피두스(Rapidus)와 같은 파운드리 기업에 설계 라이선스를 제공하며 2나노 생산 규모 확대를 위해 협력하고 있다. 한편 글로벌 파운드리 1위 기업인 대만의 TSMC는 현재 2028년경 양산을 목표로 1.4나노미터 기술 개발에 박차를 가하고 있어 차세대 미세 공정을 둘러싼 글로벌 패러다임 경쟁은 더욱 치염해질 전망이다.
[알아두면 좋은 용어]
- 반도체 칩 제조 기술(Semiconductor Chip Manufacturing Technology): 실리콘 웨이퍼 위에 미세한 회로를 가공하여 고밀도 트랜지스터를 배치하고 집적회로 프로세서를 생산하는 제반 공학 기술이다.
- 나노스택(Nanostack): 트랜지스터 소자를 단층으로 평면 배열하는 대신 수직 형태의 3차원 구조로 차곡차곡 쌓아 올려 초미세 공정에서의 공간 제약과 누설 전류를 극복하는 차세대 반도체 아키텍처다.
손동민 에디터 / hello@sciencewave.kr
자료: TechXplore
제공: 사이언스웨이브 (https://sciencewave.kr)
Science Wave에서 더 알아보기
구독을 신청하면 최신 게시물을 이메일로 받아볼 수 있습니다.